HA-EDA01 FPGA模块VHDL语言编写的实验例程及实验说明文档，注意：例程下载后存放的目录结构中不能带有汉字，否则运行时会报错。

Rev1.1：

1. 在Rev1.0版本基础上增加了一个实验；

2. Lab01、Lab02、Lab04实验中计数器改为1/00秒计时精度秒表，增加了实验的实用性与趣味性；

全部版权所有，如需引用，请与support@huatsing.com联系，违者必究